Triggerler

trigger Triggerlər iki dasyanaqlı vəziyyətə malik olan və xarici idarəedici siqnalın təsirindən sıçrayışla bir vəziyyətdən digərinə keçə bilən qurğuya deyilir. Diskret elementlər üzərində qurulmuş qeyri –asılı sürüşməli, kollektor-baza əlaqəli trigger 100%müsbət əks-əlaqəli iki kaskadlı sabit cərəyan gücləndiricisindən ibarətdir (şəkil 1). Sxemdə hər iki tranzistor açar rejimində işləyir, həmdə bu açarlar ardıcıl qoşulduğundan birincisinin çıxış gərginliyi bilavasitə ikincisini, ikincisinin çıxış gərginliyi isə birincisini idarə edir. Adətən tranzistorları və digər elementləri elə seçilir ki, (R_k1=R_k2 〖=R〗_k; R_1^'=R_1^=R_1;R_2^'=R_2^=R_2) sxem mümkün qədər simmetrik olsun. Lakin mütlək simmetriyanı heç vaxt əldə etmək mümkün olmadığından tarazlıq azacıq pozulmzsı müsbət əks- əlaqənin hesabına sxemi elə hala gətirir ki, tranzistorun biri bağlı, digəri isə açıq vəziyyətdə olur. Triggerin daha dayanaqlı işləməsi üçün sxemin parametrləri elə seçilir ki, açıq tranzistər doyma rejimində, bağlı tranzistor isə kəsilmə rejimində işləyir. Bunun üçün açıq tranzistorun baza cərəyanı bu tranzistor üçün bazanın doyma cərəyanından çox, bağlı tranzistorun baza gərginliyi isə mənfi və hər hansı verilən U_b0-a bərabər olmalıdır. Bu iki şərt R_1 və R_2-ni seçməklə təmin edilir. Birinci şərtin (I_b>I_(b.doy)) yerinə yetirilməsi üçün: R_1<R_k (η_21e R_2 E_k)⁄(〖(η〗_21e R_k E_b+R_2 E_k)) olmalıdır. η_21e-tranzistorun baza cərəyanının ötürmə əmsalıdır. İkinci şərti yerinə yetirmək üçün isə R_2<(E_b R_1)⁄U_b0 olmalıdır. Hər iki şərt E_b,η_21e və R_k-nin minimal qymətlərində ödənməlidir. R_k elə seçilir ki, açıq tranzistorun kollektor cərəyanı I_(k.doy)=E_k⁄R_k buraxıla bilən qiymətdən yuxarı olmasın. Sxemdə tranzistorunbirinin doyma, digərinin kəsilmə rejimlərində olduğu vəziyyət dayanıqlı vəziyyətdir və sxem bu vəziyyətdə istənilən qədər qala bilər. Xarici təsir nəticəsində tranzistorlar rollarını dəyişir və sxem digərdayanıqlı vəziyyətə keçir. Sxemdə kondensatorların olması vacibdir, və onlar burada iki vəzifəni yerinə yetirir: 1)sxemin vəziyyətinin dəyişməsinin başlancıc halında böyük doyma cərəyanı yaranır ki, bu da uyğun tranzistorunbaza cərəyanını artıraraq onun açılmasıı sürətləndirir ( bunlara sürətləndirici kondensatorlar deyilir); 2)işə buraxıcı impulslar qısa müddətə hər iki tranzistoru bgğlayırlar, lakin işəburaxıcı impuls gəlməzdən qabaq kondensatorlar müxtəlif gərginliklərə qədər dolmuş olurlar və ona görə də işəburaxmanın ilk anında kondensatorlar bir növ yaddaş rolunu oynayaraq, sonrakı proseslərin lazımı istiqamətini təmin edir. İnterqral mikrosem texnikasında triggerləri ya məntiq inteqral elementləri əsasında. Ya da mikrosxem şəklində tamamlanmış funksional element kimi hazırlayırlar. Funksional ələmətlərə görə R-S, D, T, J-K triggerləri müvcuddur. İdarəolunma üsuluna görə triggerlər asinxron və taktlaşdırılan triggerlər olurlar. Asinxron trigger onun məlumat girişinə siqnal daxil olan kimi bir vəziyyətdən digərinə keçir. Taktlaşdırılan trigger məlumat girişindən əlavə takt impulsları verilən girişə malik olur. Onun vəziyyətinin dəyişməsi yalnız icazəverici takt impulsunun təsiri nəticəsində baş verir. “VƏ-DEYİL” məntiq elementlərində qurulmuş asinxron RS-triggeri qurulmuş sxemin iki girişi s ̅ və R ̅ və iki çıxışı düz (Q) və invers (Q ̅) vardır (şəkil 2). Məntiqi “1”-ə Q=1, Q ̅=0, məntiq “0”-a Q=0, Q ̅=1 uyğun gəlir. S ̅ məlumat girişi ilə trigger məntiqi 1 vəziyyə-tinə, R ̅ məlumat girişi ilə isə ilkin məntiqi 0 vəziyyətinə keçirilir (invers). Cədvəldə hərhansı bir t^n anında S ̅ və P ̅ siqnallarının qiyməti və növbəti impulslar gələndən sonrakı t^(n+1) anında düz çıxışa görə triggerin vəziyyəti güstörilir. S ̅=0 və P ̅=1 halında triggerin bundan əvvəl 1 vəziyyətində idisə bu vəziyyət yenidən təsdiq olunur. 0 və ziyyətdə olubsa isə o, 1 vəziyyətinə keçirilir. Tutaq ki, Q=1, Q ̅=0. Əgər S ̅=1 olsa, E_1 (VƏ-DEYİL) elementinin digər girişindəki siqnalın qiymətindən asılı olmadan Q=1 alınır. Q=0, Q ̅=1 olanda isə S ̅=0 siqnalı E_1-i “1” vəziyyəti təsdiq olunur, yada o, 1 vəziyyətdən 0 vəziyyətinə keçirilir. S ̅=R ̅=1 halında triggerin bundan əvvəlki vəziyyəti saxlanılır. Tutaq ki, belə siqnallargələnə kimi Q=1, Q ̅=0 olmuşdur. S ̅=R ̅=1 olanda E_2-nin hər iki girişində 1 olduqdan Q ̅=0 alınır. E_1-in sağ girişində 0 olduğundan bu Q=1 verir. S ̅=R ̅=0 olanda hər iki elementin girişlərinin birində 0 olur. Bu halda Q=Q ̅=1 alınır. Çıxış siqnallarının belə qiymətləri triggerin nə 1, nə də 0 vəziyyətinə uyğun gəlmir, daha doğrusu trigger qeyri-müəyyən vəziyyət alır. Buna görə siqnallların bu cör kombinasiyası “VƏ-DEYİL” elementlərində qurulmuş asinxron trigger üçün qadağan olunmuş hesab olunur. “VƏ-YA-DEYİL” məntiq elementlərində qurulmuş R-S trigger giriş siqnallarının invers yox, düz qiymətləri ilə idarə olunur (şəkil 3). S=1, R=0 olanda belə trigger 1 vəziyyətini alır. Əgər bundan əvvəl sxem 0 vəziyyətində olmuşsa S=1, R=0 kombinasiyasındda o,1 vəziyyətinə keçir, 1 vəziyyətində olmuşsa, həmin vəziyyət saxlanılır. Doğrudan da S=1 olanda E_2 elementininikinci girişindəki siqnaldan asılı olmayaraq Q ̅=0 olur. Onda E_1-in hər iki girişində 0 olduğundan q=1 alınacaqdır. Eyni qayda ilə sübut oluna bilər ki, S=0, R=1 halında trigger həmişə 0 vəziyyətinə gəlir. S=R=0 olanda trigger əvvəlki vəziyyəti (0 və ya 1) saxlanılır. R=S=1 siqnalları bu sxem üçün qadağan olunmuş hesab olunur. “VƏ-DEYİL” elementlərində qurulmuş taktlaşdırılan R-S triggerin vəziyyətini yalnız T girişinə icazə verən takt impulsu daxil olanda dəyişir (şəkil 4). Sxemin bu xüsusiyyəti R-S triggerin girişinə E_3 və E_4-ün çıxışlarında “12 alınır. E_1 və E_2-də yığılmış R-S triggerin vəziyyəti dəyişir (t_0-t_1 intervalı). Triggerin vəziyyəti S=1, R==T=0 olanda (t_1-t_2) saxlanılır. t_2 anında S=T=1 və R=0 olur, E_3-ün çıxışında “0”, E_4-ün çıxışında “1” alınır və bu isə triggeri “1” vəziyyətinə keçirir. Triggerin vəziyyətinin növbəti dəyişməsi t_4 anında R=T=1, S=0 və t_5 anında S=T=1 siqnalları mümkün hesab edilmir, çünki bu halda E_3,E_4 elementlərinin çıxışlarında eyni zamanda “0” siqnalı alınır, bu isə bildiyimiz kimi “VƏ-DEYİL” elementlərində qurulmuş R-S trigger üçün qadağan olunmuşdur. Taktlaşdırılan R-S trigger rəqəmli qurğularda ikilik məumatı ilkin mənbədə müvcudolma vaxtından artıq müddətdə saxlamaq, məsələn, impuls sayğaclarından və registrlərdən gələn aralıq məlumatı saxlamaq üçün istifadə edilir. Bir məlumatı girişli D-triggerlər (delay – gecikdirmə) rergistrləri qurmaq üçün geniş istifadə olunur (şəkil 5). D-triggerdə girişdəki “1” siqnalı sxemin “1” vəziyyətinə, girişdəki “0” isə “0” vəziyyətinə uyğun gəlir. D-triggerlər brtaktlı və ikitaktlı olurlar. Bunların işarəsi giriş siqnalı kəsildikdən sonra “1” vəziyyətinin növbəti takt impulsu gələnə kimi saxlanması ilə əlaqədardır. Birtaktlı D-triggerdə giriş siqnalı gəlməzdən qabaq “0” vəziyyətindədir. t_1-t_2 intervalında girişdə D siqnalı təsir edir, triggerin vəziyyətini dəyişmir, çünki bu halda T=0, E_1, E_2-nin girişlərindəki siqnallar isə S ̅=R ̅=1 olur. t_2 anında T=1 siqnalının təsirindən E_3-ün çıxışında S=0, E_4-ün çıxışında isə R ̅=1 olur. Bu triggeri “1” vəziyyətinə keçirir. Triggerin vəziyyəti t_4 anına qədər dəyişmir, çünki T=0 olanda asinxron triggerin girişlərində S ̅=R ̅=1 alınır. t_4 anında T=1 siqnalının təsirindən R ̅=0,S ̅=1 alınır və trigger “0” vəziyyətinə keçir. İkitaktlı D-triggelərin iş prinsipi birtkatlı sxemlərə uyğundur. Fərq ondadır ki, burada triggerə məlumatın yazılması takt impulslarının bir ardıcıllığının, oxunması isə digər ardıcıllığın iştirakı ilə baş verir. İmpulslar ardıcıllıqları arasında faza sürüşməsi 〖180〗^0 olur. İkitaktlı sxemlər kombinə edilmiş məntiq elementləri üzərində qurulur (çəkil 6). Sxem “2VƏ-VƏ YA” elementlərində qurulub. Trigger “1” VƏ2 elementinin T2 və D girişlərində eyni zmanda siqnal olanda yazılır T-trigger öz vəziyyyətini hər növbəli gələn impulsun təsirindəndəyişir. Belə triggerlər impuls sayğaclarında geniş istifadə olunduğundan, onlara çox vaxt sayla işə buraxılan triggerlər deyilir. Onlar iki asinxron R-S triggerlər üzərində qurulur. Biri əsas (master), ikincisi isə köməkçi (slave) polu oynayır. M-S sxemi üzrə T-triggerin müxtəlif variantları qurula bilər (şəkil 7). Oxunma isə VƏ1-nin T1 girişinə siqnal verməklə həyata keçirilir. Sxemdə köməkçi triggeri (KT) idarə edən əlavə invertorun (E5) olması, onu invertorlu sxem olmasına dəlalət edir. Bu sxemdə giriş impulsunun ön cəbhəsinin təsirindən əsas trigger (ƏT), arxa cəbhəsinin t. Sirindən isə (t_4 müddətindən sonra) köməkçi trigger vəziyyətini dəyişir. Bu xüsusiyyətinə görə sxem həm də daxili gicikməsi olan trigger deyilir. Sxemdə elə şərait yaradılır ki, giriş siqnalının təsirindən vəziyyət dəyişəndən sonra yeni vəziyyəət mühafizə edilib saxlanıla bilsin. Bunun üçün vəziyyət dəyişmələri lazımı istiqamətdə aparılmalıdır: əgər trigger “1” vəziyyətində isə giriş impulsu onu “0” vəziyyətinə keçirməlidir və əksinə. Tutuaq ki, vəziyyət dəyişəndən sonra hər iki trigger “1” vəziyyətinə gətirilmişdir. ƏT-nin “1” vəziyyəti E_8 və E_9-un çıxışlarındakı “1” siqnalları hesabına saxlanılır. Bunların çıxışlarında “1” onda yaranır ki, girişlərin birində T=0-dır. KT-nin “1” vəziyyətində olması onunla əlaqədardır ki, T=0 olanda E_3-ün hər iki girişində “1” və onun çıxışında “0” olur. T-triggerin vəziyyətinin dəyişməsinin istiqamətləndirilməsi E_8 və E_9-un KT-nin çıxışları isə əaqədar olması hesabına baş verir. Əgər növbəti impulsa gələnə kimi triggerdə “1” yazııbsa. əks əlaqə dövrələri ilə E_9 -un “0” vəziyyətini alaraq ƏT-in “0” vəziyyətinə keçirir. Giriş impulsunun sonunda isə KT “0” vəziyyətinə keçirir. t_1 anına qədər əsas və köməkçi triggerlər “1” vəziyyətindədirlər. t_1 anında T=1 olduğundan ƏT “0” vəziyyətini alır, lakin bu zaman E_5-in çıxışında “0”, E_3 və E_4-ün çıışlarında isə “1” yaranır. Göründüyü kimi giriş impulsunun təsir etdiyi mərhələdə KT-in vəziyyəti dəyişmir. t_2 anında T=0 olur və E_3-ün çıxışında “1” alınır. E_4-ün hər iki girişinə “1” təsir edir, onun çıxışından başlayaraq giriş impulsu triggeri “1” vəziyyətinə keçirməyə başlayır. t_3 anında ƏT, t_4 anında isə KT “1” vəziyyətinə keçir və sonradan bu proses təkrar olunur. T-triggerinin girişində üç girişli “VƏ-DEYİL” elementlərindən istifadə etməklə J-K triggerinin sxemini almaq olar. Bunun nəticəsində əlavə iki giriş (J və K) əmələ gəlir (şəkil 8). J-K triggeri universal hesab olunur. J-K triggerin girişlərini müvafiq qaydada qoşmaqla ondan R-S, D və T- triggeri almaq olar. J-K triggeri və onun əsasında yayranan böötön triggerlər daxili gecikməsi olan triggerlərdir. T impulsu təsir edən anda məlumat ƏT-ə yazılır, impulsun sonunda ƏT-nin vəziyyəti KT-yə verilir. Sxemdəki daxili gücikmənin müddəti takt impulslarının davamiyyəti ilə müəyyən edilir. Gecikmənin mövcudluğu sxemlərin işarələrinə əlavə edilən t indeksində özünü göstərir. R-S_t və D_t triggerləri taktlaşdırılan triggerlərdir. R-S_t trigger J girişinə S, K girişinə isə R siqnalını verməklə alınır. D_t trigger K giriş dövrəsinə invertor daxil etməklə yaradılır. Sayla isə buraxılın T_t triggeri isə J və K girişlərinin T girişi ilə birləşdirilməsi ilə əldə edilir. Triggerlər məlumatı yadda saxlamaq, təkrarrolunma tezliyini bölmək, ipulsun formasını bərpa etmək, impulsları saymaq, düzbucaqlı impulslar formalaşdırmaq və s. məqsədlər üçün istifadə olunur.